设为首页 | 盛通彩票注册-盛通彩票平台
当前位置: 主页 > 开关 > 单片机IO开漏输出详解
单片机IO开漏输出详解
发表日期:2019-05-22 21:16| 来源 :本站原创 | 点击数:
本文摘要:单片机I/O开漏输出详解 我们先来说说集电极开路输出的布局。集电极开路输出的布局如图1所示,左边的阿谁三极管集电极什么都不接,所以叫做集电极开路(右边的三极管为反相之用,使输入为0时,输出也为0)。对于图1,当左端的输入为0时,前面的三极管截止(即

  单片机I/O开漏输出详解

  我们先来说说集电极开路输出的布局。集电极开路输出的布局如图1所示,左边的阿谁三极管集电极什么都不接,所以叫做集电极开路(右边的三极管为反相之用,使输入为“0”时,输出也为“0”)。对于图1,当左端的输入为“0”时,前面的三极管截止(即集电极C跟发射极E之间相当于断开),所以5V电源通过1K电阻加到左边的三极管上,左边的三极管导通(即相当于一个开封闭合);当左端的输入为“1”时,前面的三极管导通,尔后面的三极管截止(相当于开关断开)。

  我们将图1简化成图2的样子。图2中的开关受软件节制,“1”时断开,“0”时闭合。很较着能够看出,当开封闭应时,输出间接接地,所以输出电平为0。而当开关断开时,则输出端悬空了,即高阻态。这时电平形态未知,若是后面一个电阻负载(即便很轻的负载)到地,那么输出端的电平就被这个负载拉到低电平了,所以这个电路是不克不及输出高电平的。

  再看图三。图三中阿谁1K的电阻便是上拉电阻。若是开封闭合,则有电流从1K电阻及开关上流过,但因为开封闭其它三个口带内部上拉),当我们要利用输入功能时,只需将输出口设置为1即可,如许就相当于阿谁开关断开,而对于P0口来说,就是高阻态了。

  对于漏极开路(OD)输出,跟集电极开路输出是十分雷同的。将上面的三极管换成场效应管即可。如许集电极就变成了漏极,OC就变成了OD,道理阐发是一样的。

  另一种输出布局是推挽输出。推挽输出的布局就是把上面的上拉电阻也换成一个开关,当要输出高电日常平凡,上面的开关通,下面的开关断;而要输出低电日常平凡,则刚好相反。比起OC或者OD来说,如许的推挽布局高、低电平驱动能力都很强。若是两个输出分歧电平的输出口接在一路的话,就会发生很大的电流,有可能将输出口烧坏。而上面说的OC或OD输出则不会有如许的环境,由于上拉电阻供给的电流比力小。若是是推挽输出的要设置为高阻态时,则两个开关必需同时断开(或者在输出口上利用一个传输门),如许可作为输入形态,AVR单片机的一些IO口就是这种布局。

  开漏电路特点及使用

  在电路设想时我们常常碰到开漏(open drain)和开集(open collector)的概念。

  所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。同理,开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOSFET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上拉电阻。完整的开漏电路该当由开漏器件和开漏上拉电阻构成。如图1所示:

  构成开漏形式的电路有以下几个特点:

  1. 操纵外部电路的驱动能力,削减IC内部的驱动(或驱动比芯片电源电压高的负载)。当IC内部MOSFET导通时,驱动电流是从外部的VCC流经R pull-up ,MOSFET到GND。IC内部仅需很下的栅极驱动电流。如图1。

  2. 能够将多个开漏输出的Pin,毗连到一条线上。构成 “与逻辑” 关系。如图1,当PIN_A、PIN_B、PIN_C肆意一个变低后,开漏线C,SMBus等总线判断总线占用形态的道理。若是作为输出必需接上拉电阻。接容性负载时,下降延是芯片内的晶体管,是有源驱动,速度较快;上升延是无源的外接电阻,速度慢。若是要求速度高电阻选择要小,功耗会大。所以负载电阻的选择要兼顾功耗和速度。

  3. 能够操纵改变上拉电源的电压,改变传输电平。如图2, IC的逻辑电平由电源Vcc1决定,而输出高电平则由Vcc2(上拉电阻的电源电压)决定。如许我们就能够用低电平逻辑节制输出高电平逻辑了(如许你就能够进行肆意电平的转换)。(例如加上上拉电阻就能够供给TTL/CMOS电平输出等。)

  4. 开漏Pin不毗连外部的上拉电阻,则只能输出低电平(因而对于典范的51单片机的P0口而言,要想做输入输出功能必需加外部上拉电阻,不然无法输出高电平逻辑)。一般来说,开漏是用来毗连分歧电平的器件,婚配电平用的。

  5. 尺度的开漏脚一般只要输出的能力。添加其它的判断电路,才能具备双向输入、输出的能力。

  6.一般的CMOS输出级是上、下两个管子,把上面的管子去掉就是OPEN-DRAIN了。这种输出的次要目标有两个:电平转换、线.线与功能次要用于有多个电路对统一信号进行拉低操作的场所,若是本电路不想拉低,就输出高电平,由于OPEN-DRAIN上面的管子被拿掉,高电平是靠外接的上拉电阻实现的。(而一般的CMOS输出级,若是呈现一个输出为高别的一个为低时,等于电源短路。)

  8.OPEN-DRAIN供给了矫捷的输出体例,可是也有其弱点,就是带来上升沿的延时。由于上升沿是通过外接上拉无源电阻对负载充电,所以当电阻选择小时延时就小,但功耗大;反之延时大功耗小。所以若是对延时有要求,则建议用下降沿输出。

  使用中需留意:1. 开漏和开集的道理雷同,在很多使用中我们操纵开集电路取代开漏电路。例如,某输入Pin要求由开漏电路驱动。则我们常见的驱动体例是操纵一个三极管构成开集电路来驱动它,即便利又节流成本。如图4。

  越小。反之亦然。Push-Pull输出就是一般所说的推挽输出,在CMOS电路里面该当较CMOS输出更合适,由于在CMOS里面的push-pull输出能力不成能做得双极那么大。输出能力看IC内部输出极N管P管的面积。和开漏输出比拟,push-pull的凹凸电平由IC的电源低定,不克不及简单的做逻辑操作等。push-pull是此刻CMOS电路里面用得最多的输出级设想体例。当然open drain也不是没有价格,这就是输出的驱动能力很差。输出的驱动能力很差的说法不精确,驱动能力取决于IC中的末级晶体管功率。OD只是带来上升沿的延时,由于上升沿是通过外接上拉无源电阻对负载充电的,当电阻选择小时延时就小、但功耗大,反之延时大功耗小。OPEN DRAIN供给了矫捷的输出体例,但也是有价格的,若是对延时有要求,建议用下降沿输出。

  电阻小延时小的前提前提是电阻选择的准绳应在末级晶体管功耗答应范畴内,有经验的设想者在利用逻辑芯片时,不会选择1欧姆的电阻作为上拉电阻。在脉冲的上升沿电源通过上拉无源电阻对负载充电,明显电阻越小上升时间越短,在脉冲的下降沿,除了负载通过有源晶体管放电外,电源也通过上拉电阻和导通的晶体管对地 构成通路,带来的问题是芯片的功耗和耗电问题。电阻影响上升沿,不影响下降沿。若是利用中不关怀上升沿,上拉电阻就可选择尽可能的大点,以削减对地通路的 电流。若是对上升沿时间要求较高,电阻大小的选择应以芯片功耗为参考。

(责任编辑:admin)
http://peduhf.com/kg/915/
热门推荐
  • 娱乐资讯
  • 社会百态